Отправлено -=ВН=- 06 мая 2004 г. 11:54 В ответ на: Типа того. Там нужно на входной сигнал смотреть. Видел прикольное решение от Xilinx на логике. Там у них в железе детекция переполнения внутри стадий есть и можно подстраивать скалинг по ходу. отправлено andy_P 06 мая 2004 г. 11:47

В том смысле, что регистрируют потенциальные переполнения и, если они возможны, сдвигают сигнал вправо. Но не сдвигают влево при малых сигналах. Отсюда всякие потери значимости. Лучше двигать вправо при потенциальном переполнении и влево при малых сигналах (но до непереполняемого уровня:-))

• Вы правы. Предполагается, что сначала все стадии работают без скалинга. Потом сдвигаем, если есть переполнение. Детектировать слабый сигнал в железе дорого, к тому же PAR на выходе FFT сильно зависит от формы сигнала. — andy_P   (06.05.2004 12:06, пустое)
  • По-моему один хрен, что детектировать, переполнения или недополнения :-) — -=ВН=-   (06.05.2004 12:13, пустое)
    • Да я так понял, что у них там если хоть один carry в сумматорах взлетел, они этот флаг переполнения и взводят. — andy_P   (06.05.2004 12:19, пустое)
      • Тут кто во что горазд... — -=ВН=-   (06.05.2004 12:37, 667 байт)
      • В догонку - в DSP думаю, это тоже сравнительно дешево будет, особенно если сам на asm и ручками... Правда, в библиотеках TI я этого не видел - они там за скоростью гонятся. — andy_P   (06.05.2004 12:23, пустое)
        • TI как раз большой любитель делать недоделанную БПЗ-) Т.е. только переполнения. — -=ВН=-   (06.05.2004 12:40, 41 байт)