[an error occurred while processing this directive]
Там зашита задержка для трех сигналов (причем один не используется) на один/два такта на почти D- тргрх, с возможностью переключения задержки.
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)
Переход на cpld самостоятельного смысла не имеет. Вот если бы act8990 на fpga перевести (вместе с 3460), тут есть о чем говорить.
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru