Отправлено Арнет. 06 августа 2004 г. 15:10

[DSK6713 McBSP]
Воткнул АЦП-12бит след образом
DCLOCK <== CLKR0
DOUT ==> DR0
!CS/SHDIN <== FSR0

Ну там длина кадра от 12 - до скока хочешь.
Ширина кадра 1
Полярности дефолтовые

delay поставил ДВА бита в соотв с даташитом
" A falling !CS signal initiates the conversion and data transfer.
The first 1.5 to 2.0 clock periods of the conversion cycle are
used to sample the input signal. After the second falling
DCLOCK edge, DOUT is enabled and will output a LOW"

замкнул +In и -In - значение DRR 0
Подал Vref на входы - Значение DRR 2^11 = 2047
подал Vref/2 DRR около 1000.
зажмурился и подал -Vref - получил 1 8).

Вопрос - куда еще один бит делся? =)

• Дык берите осцилл и смотрите что там в натуре делается. Может в PCR полярности попутаны... — SM   (06.08.2004 15:20, пустое)
  • Нету такого прибора в обычной московской квартире - похоже придется вслепую решать проблему %) — Арнет.   (06.08.2004 15:40, пустое)
• под столом смотрел? ;) — TAP   (06.08.2004 15:14, пустое)
  • Вы будете смеятся , но под столом валяются старые 11ти - разрядные счеты =))) Ща попробую их выкинуть , наверное это они снижают разрядность моего ацп=) — Арнет.   (06.08.2004 15:36, пустое)
    • Правильно ли я понял, что — GM   (06.08.2004 21:24, 156 байт)
      • Правильно поняли — Арнет.   (07.08.2004 12:34, 196 байт)