Отправлено Major 02 сентября 2004 г. 07:38

Как их сопряч. SHARC 21065L
SPI мастер посылает байт, высталяя перед отправкой FS в 0.
На мастере Clock Idle = 0, данные валидны на выходе по падающему фронту, выставляются по восходящему.
На гарке настроил все нормально, сэмплирование данных так же по падающему фронту. Поставил LAFS=1, для поздней синхронизации, чтобы проверка фрейма проходила совместно с первым битом данных.
Но слова данных сдвинуты на два бита. Длинна слова установленна правильно. Не могу победить.
Зачем шарку нужны эти два клока? Ведь написано:
Setting LAFS=1 selects late frame sync mode. In this mode, the first bit of the transmit data word is available (and the first bit of the receive data word is latched) in the same serial clock cycle that the frame sync is asserted.

Фрейм гарантировано выставляется за 1 мкс до первого клока, частотат клока 1 МГц.
Второй день прорубить не могу, может кто направит нужной дорогой?

• При этом если LAFS=0, то сдвиг на три бита — Major   (02.09.2004 08:15, 236 байт)
  • Что в контрольных регистрах Спорта у вас? — pin   (02.09.2004 12:21, пустое)
    • SRCTL1 = (LAFS | LRFS | RFSR | SLEN8 | SPEN_A | SENDN); — Major   (02.09.2004 12:26, 399 байт)
      • Такое работает на 21062 -> — pin   (02.09.2004 16:18, 934 байт)
        • Спасибо, за дискуссию. Заработало. — Major   (02.09.2004 17:16, 195 байт)
        • Проблема в том что я передаю по SPI на другой стороне, а это ни SPORT, шарк шарка нормально понимает. — Major   (02.09.2004 16:37, 726 байт)