[an error occurred while processing this directive]
Другая же в это время хоть и префетчед but не будет она исполнена.
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)
Отправлено
sdy
04 сентября 2002 г. 02:51
В ответ на:
Instructions are fetched and loaded into the instruction register during one processor cycle, and executed during the following cycle... Так как быть с одним циклом для rts?
отправлено sdy 04 сентября 2002 г. 02:49
Составить ответ
|||
Конференция
|||
Архив
Ответы
Префетчед but не исполняем - теряем один цикл, loaded - теряем второй цикл. Исполнение за rts только на третий цикл. Попробуйте возразить.
—
sdy
(04.09.2002 03:03,
пустое
)
И с call, jump, rti тоже самое. Подумайте.
—
sdy
(04.09.2002 02:52,
пустое
)
Для чего нужен instruction регистр, кроме как просто чтобы был. Наверное, чтобы код брать из него, а не из памяти, если к pm обращение в инструкции есть.
—
sdy
(04.09.2002 02:55,
пустое
)
Отсюда потеря двух тактов ещё и в инструкциях с обращением к pm (только первый раз).
—
sdy
(04.09.2002 03:06,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru