[an error occurred while processing this directive]
Для EMIF'а всех TI'шных чипов чтение с внешней шины (асинхронная память) минимум два такта. 1-й такт выставляется адрес, а только на следующем чтение/запись данных.
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)