|
|
Уважаемый ALL!
Пытаясь понять, как же правильно построить тактовый генератор для ADSP-TS201S, я сейчас смотрю на схему ADSP-TS201S EZ-KIT LITE, скачаную с ftp.analog.com У них построена следующая цепочка:
(PLL-генератор EC1100HS фирмы Ecliptek на 20МГц)->(low_jitter_PLL-генератор IDT5V928PGI фирмы IDT, выход 100МГц)->(последовательные резисторы согласования 22ОМ)->(вход процессора с последовательным резистором 0Ом+параллельным конденсатором на GND 10pF, неустанавливаемым, как я понимаю, на плату)->(коэфициент умножения частоты в процессоре равен 5). По этой схеме мне непонятно следующее:
1. можно ли вообще доверять материалам проекта EZ-KIT LITE, выложенным на ftp?
2. насколько я понимаю, EC1100HS имеет довольно большой джиттер. Он что, не важен из-за того, что далее стоит IDT with low jitter (+-100ps)??? Т.е. в этой цепочке кварц может быть самым обычным???
3. IDT питается от 3,3В, а Vdd_io для TS201S равен 2,5В. Почему 3,3В-ый сигнал подается на 2,5В-ый вход процессора? (этот же вопрос касается и цепей JTAG-а!!!)
4. я так понимаю, что на входе процессора R=0Om и неустанавливаемые кондеры - это для подбора согласования при отладке платы???
5. Какая ситуация на входе процессора лучше: а)входной CLOCK большой + малый коэффициент умножения внутри процессора (т.е. 100МГц_вход + x5_внутри) или б)входной CLOCK маленький + большой коэффициент умножения внутри процессора (т.е. 50МГц_вход + x10_внутри)???
Просьба: поделитесь, плиз, опытом построения схем и подбора комплектующих для TS201S Заранее благодарен.
|
|
E-mail: 
info@telesys.ru
