Отправлено Alavi 17 декабря 2002 г. 16:59 В ответ на: Я всё никак не могу: одноцикловое выполнение (а иначе зачем тогда конвейер) как было так и осталось, а Вы на него ссылаетесь как на что то новое. Зачем? И что есть такое зеро-оверхед ДМА? Я о таком в первый раз слышу. Ведь и контроллер с дма и собственной шиной всегда был, есть и будет у шарков. отправлено sdy 17 декабря 2002 г. 01:59

то есть на самом деле ядро не одноцикловое и "двухпортовая" память на самом деле использут временное разделение. Но я не встречал, чтобы это было где-то написано явно. Для 21161 я пока вижу только по измененную маркировку чипов, остальное - гипотеза.
Zero-overhead DMA - это когда DMA-пересылка (например из SDRAM во внутреннюю память) совсем не "крадет" циклов у ядра. Это - предмет гордости архитектуры SHARC и для моей задачи например это очень важно. Что касается самого термина - то вот выдержка из "DSP Selection Guide 2002":
One of the strengths of Analog Devices’ DSP architecture is that these DMAs do not interfere with the core operation. This capability
is referred to as non-intrusive or zero-overhead DMA.

• В мануале речь тольк о фцлкин*2, например, 33*2 = 66Мгц. Откуда ещё 66*4=264 берётся я без понятия. А зачем по Вашему временное разделение нужно (если такое имеет место быть)? — sdy   (18.12.2002 02:06, 53 байт)
  • Чтобы не ставить "настоящую" двухпортовую память, что дороже. — Alavi   (18.12.2002 13:30, пустое)
  • Умножается там (в 065) на 4 все-таки. А конвейер видимо им там понадобился из-за отсутствия в то время соответствующей технологии. — SM   (18.12.2002 12:12, пустое)
    • Всё финиш. Запутали в конец. Жил, понимаешь, не тужил, а теперь ломаю голову неизвестно над чем и зачем. — sdy   (19.12.2002 04:10, пустое)