Отправлено SM 11 апреля 2003 г. 13:51 В ответ на: Я так понял, что кэш нужен для того, чтобы пока ждём чего то ещё полезное сделать в плане вычислений. Т.е. ядро в столл не впадает. Или не так? отправлено sdy 11 апреля 2003 г. 13:24

Там 2-х-уровневый кэш. Примерно как в пентиум. К кешу первого уровня относятся:
Direct mapped кэш программы (L1P) на 4кб и 2-way set-associative кэш данных (L1D) кажется тоже на 4 кб.
Кэш второго уровня (L2) (если включен) может быть N-way set-associative. Где N in [1..4]. Размер от 16 кб до 64 кб. регулируется это N программно.

Система такая - если требуемая инструкция есть в L1 то процессор ничего не ждет, а ее выполняет, взяв из кеша. То-же касается данных - если они есть в L1D то попадают в CPU без торможения. Запись данных происходит по-разному. Если данные в кеше есть, то методом "write-back", то есть пишем в кеш, а до памяти это не доходит. Если данных в кеше нет, то при записи не происходит выделения строки кеша, а происходит не-кешированная запись прямо в ОЗУ с соотв. тормозами.

Теперь - если данные (или инструкция) отсутствуют в L1 но есть в L2 - то происходит выделение строки в L1, и копирование L2->L1, что обходится в лишних 4 такта. Если же данных (инструкции) нету ни в L1 ни в L2 - то тормоза не очень предсказуемы - происходит выделение строки кеша и в L2 и в L1 и считывание их из внеш. ОЗУ. Еще может возникать ситуация, когда подходящая строка кеша занята, и данные в ней "dirty", что означает что они изменены, но в само внеш. ОЗУ еще не попали - тогда еще тормоза на скидывание этих данных в ОЗУ прежде чем заменять содержимое строки на свежее.

ЗЫ осторожно с DMA! Если ты записал данные в внеш. ОЗУ, это еще не значит, что они туда записались. Перед передачей в DMA блока из внешнего кешируемого пространства надо выполнить операцию "cache flush" как минимум для этого блока. Или писать туда через некешируемую область адресного пр-ва.

• И ещё вот: а как происходит кэширование в L2? Как с какого адреса внешнего озу его дма заполняет, на опережение что ли работает? Насколько я понял за эти 4 такта (L2->L1) никакие инструкции выполнять нельзя (ядро отдыхает). — sdy   (12.04.2003 03:52, пустое)
  • Ответ: (+) — SM    (12.04.2003 11:15, 1866 байт)
    • Ну да. Вопрос главное хотел сформулировать, чтобы не забыть, так что, если чего ещё будет в том же ключе, то это я просто размышляю. — sdy   (12.04.2003 13:58, пустое)
    • Ох, ну и сказал - "по 256 байт каждая". По 256 бит :-) — SM   (04/12/2003, пустое)
    • Ох, ну и сказал - "по 256 байт каждая". — SM   (04/12/2003, пустое)
• ОК. Когда справшивал была надежда, что ответят именно так (т.е. в смысле стандартного кэширования в дсп), поэтому: блэкфины впереди планеты всей. Гип-гип, ура! ура! ура! — sdy   (12.04.2003 03:28, пустое)
  • Ой. А я ведь про запись. Ну, тогда другое дело. Т.е. 6711 пишет во внешнюю память и сразу может выполнять следующую инстр., не дожидаясь окончания записи - вот. Это так? — sdy   (12.04.2003 04:02, пустое)
    • Это верно только для случая (+) — SM    (12.04.2003 11:18, 370 байт)
  • Вопрос был без подтекста, просто думал какую бы память поставить, чтобы сильно не тормознуть 6711 (теперь вроде на SDRAMe, а хотел вообще ASRAM - хватало), но паралл. с этим возникают всякие ассоциации с блэкфином. — sdy   (12.04.2003 03:36, пустое)
• Да, все операции между L2 и внеш. памятью осуществляет DMA контроллер, с приоритетом выше чем у остальных DMA пересылок. (у 64хх эти приоритеты можно менять местами) — SM   (11.04.2003 13:54, пустое)

E-mail: info@telesys.ru