Отправлено Ostek 25 июля 2003 г. 12:42 В ответ на: Vovsiakom sluchae na trial versii mojno budet uvidet^ vnutrennie rigistri DSP, pamiat^ i t.d. отправлено Roman 24 июля 2003 г. 14:17

нормально четко вижу CS1, AOE, и пачку из ARE с длительностью по 400 ns, при этом CS1 и AOE имеют длительность ~26 ms, т.е. как раз 64к*400 нс. Но через некоторое время после ресета проц перестает выдавать эти сигналы и держит выводы CS1, AOE и ARE в лог.1. В данный момент у меня HOLD=HOLDA=0 (это на XBUS), HOLD=ARDY=1 (это на EMIF), внешние прерывания подтянуты к нулю. Рентген контроль не делался, т.е. тот кто паял допускает очень маленький процент брака, но конечно непропай может быть, причем т.к. на плате два процессора, то один процессор пытается грузиться, а второй держит выводы в лог.1, и его попыток загрузиться я не видел ни разу. По поводу питания, то для ядер применяется раздельные стабилизаторы, а для перифирии совместное. Просьба, нет ли у кого работающей принципиальной схемы на С620х, хотелось бы сравнить какие ноги я мог оставить неподключенными и подтянуть их. Спасибо.