[an error occurred while processing this directive]
|
у всех 6000-ных, это то, что кеш 2-го уровня прицеплен к EMIF через DMA. Улучшение у 64-х относительно 62/67 - теперь можно поставить приоритет процессору ниже приоритета DMA в части доступа к внешней шине. Лучше сделан арбитраж. Но это в любом случае означает, что при неаккуратном писании программы (в кеше нет когда надо чего надо) будут лишние затыки и тормоза.
Что же касается организации памяти L1/L2 - то вроде особо узких мест не наблюдается.
E-mail: info@telesys.ru