Отправлено lynxy 16 сентября 2003 г. 08:53

Воощем такая трабла, скажем EMIF сконфигурирован как Full Emif, 16bit
asynchronous memory. Стробы там неким образом настроены... Дык вот, скажем я подцепил свою бодягу к CS1 (BASE 0x200000). Вот такой код:

amov #0x200000, xar0

mov #0x0001, *ar0+
mov #0x0002, *ar0+
mov #0x0003, *ar0+
mov #0x0004, *ar0

mov *ar0, t0
mov *ar0, t1

И думается что сначала будет 4 строба записи, а потом 2
строба чтения? ХРЕНА!!! Будет 2 строба записи, 1 строб чтения,
1 строб записи, 1 строб чтения, 1 строб записи (кстати это не
факт, зависит от состояния конвеера наверное). Ну я понимаю, EMIF
рассматривает внешнюю шину так, как будто к ней память подключена, и потому памяти в принципе всё равно когда в неё пишуть, кода читають.
а ежели у меня FIFO некое? То есть мне всегда надо быть уверенным в последовательности стробов записи и чтения. Я понимаю оптимизация циклов и прочаяя... Но мне надо без этих мудростей =)... Есть идеи?

• Идеи есть. Читайте как всегда еррату. два NOPа между чтением и записью. — SМ   (16.09.2003 09:45, пустое)
  • И pipeline тута ни причем. Это глюки EMIF'а. — SМ   (16.09.2003 09:46, пустое)
    • Подробнее (+) — SМ   (16.09.2003 10:42, 513 байт)
      • Большое СЫПАСИБО. Всё время забываю обновлять еррату. Уже скачал новую. Остаётся только сказать ЙОПТ! У меня через раз такие операции, придётся отлавливать все возможные места. Млин. Процесс программирования 5509 превращается в написание 10 строчек кода, а затем внимательного чтения Errat'ы =)) — lynxy   (16.09.2003 12:55, пустое)