Отправлено Запускающий 25 ноября 2001 г. 12:54 В ответ на: Ответ. отправлено SNN 22 ноября 2001 г. 10:39

что под JTAG при включенном PLL вроде начинает глючить. Теперь надо будет попробывать с выключением PLL и обратным включением.

Вроде понятно что при скачке частоты трудно ему (PLL) удержать фазу. Ведь по мануалу при включении PLL надо ждать ~50-70 мкс что бы он захватил ее. А в DIV режиме мне кажется проблем быть не должно, но все посмотрим экспериментом. Но ведб они могут себе позволить IDLE режимы с отключением тактирования? и потом "заводятся" ведь.
Посмотрим
спасибо за ответ.