Отправлено АлГа 01 февраля 2004 г. 16:46 В ответ на: Шутить изволите :-((( про 1 Ghz. Да и 200-300 MHZ для CPLD - муха сомнения ползет по тарелке моего ума отправлено LeonY 01 февраля 2004 г. 15:58

В даташите на Max3032(для самых быстрых Плис) сказана предельная внешняя частота счетчика (+) 227 Mgz, а для Xilinx Coolrunner'ов 330 Mhz. Т.е. 200-300 Mhz реально для Cpld. SERDES FPGA работают на частотах 3.125 Ghz и выше. Вот и звучит вопрос: может это ктото знает как, и может приспособить чтобы получить такой быстрый счетчик... Делал чтото подобное..Спасибо..

• Ответ: если сигнал снаружи задерживать линией задержки с отводами, то(+) — murid0   (02.02.2004 14:03, 432 байт)
• в CPLD как не проектируй - задержка одинаковая - структура у них такая — yes   (02.02.2004 08:54, 249 байт)
  • Ну-ну (+) — SМ   (02.02.2004 10:21, 244 байт)
    • а вопрос - каскадирование счетчиков помагает? (вроде как независимо от описания в старших разрядах термов будет одинаково) — yes   (02.02.2004 14:23, пустое)
      • Да, если счетчик какой-то простой, то действительно не зависит. А вот (+) — SМ   (02.02.2004 15:21, 148 байт)
        • Попробовал: 32-разрядный счетчик 217,39 MHz (EPM3064ATC100-4), 64-разрядный 185,18 MHz. (EPM3128ATC100-5). А все эти дополнительные штуки надо "pipelined" делать. — Victor®   (02.02.2004 15:50, пустое)
          • Ну я об этом-же ниже и писал.... — SМ   (02.02.2004 16:30, пустое)
            • Извините, просмотрел. Тут дискасс на страницу :-) — Victor®   (02.02.2004 16:51, пустое)