|
|
отследить ее нельзя chipscope-ами, потому как это синхронные тулья
ну и промоделировать тоже не всегда можно
в принципе есть еще (в ксайлинс FPGA) 'capture-readback', но тула, который умел бы пользоваться этим я не знаю
понятно, что "правильный" проект, должен таких цепей не содержать или содержать минимум, с стандартными синхронизаторами и т.д. но если нужно получать производительность, то приходится хитрить... а это приводит к хитрым глюкам
E-mail: 
info@telesys.ru
