Отправлено LeonY 07 февраля 2004 г. 23:06 В ответ на: Сорри, очепатался, СОХРАНЯТЬ, конечно :-) отправлено AB 06 февраля 2004 г. 23:48

А о чем идет речь? Если о входных сигналах, то все симуляторы понимают VHDL и Verilog (это и есть TESTBENCHES), если о результатах симуляции - то их никому и не надо понимать (я имею ввиду СAD-ы), только самому разработчику. Если же надо или проще вести симуляцию с графическим заданием входных воздействий - то у каждого СAD-а свой внутренний формат, который иногда можно конвертировать в формат другого СAD-а. Примеры подобных СAD-ов: MaxPlus, Qurtus, ViewLogic. Но учтите - симуляция подобным способом даже не вчерашний день, а прошлый век, и именно непереносимость с системы на систему является одной из причин постепенного отмирания этой методики