Отправлено Малян 16 августа 2001 г. 01:22 В ответ на: Не всегда (+) отправлено vitA 15 августа 2001 г. 11:56

Переносимость-это да,но куда переносить,разве что на ASIC.
Или ты часто произв. FPGA меняешь?:))

Нагляднее-это как??AHDL легко читаем.И зная,что ты
VitA тоже предпочитаешь рисовать блоками с HDL начинкой,
не вижу разницы между языками.

Гибче-о какой гибкости речь и много ли из этой гибкости синтезируется
в компактные схемы?

• 4Малян(+) — vitA   (16.08.2001 12:39, 474 байт)
  • Насчет событий и причин: в AHDL есть и операторы IF THEN и CASE. И не обязательно мыслить на уровне вентилей и триггеров. Например синхронный счетчик на 64 разряда можно описать с помощью пару строк на AHDL. Как мне кажется многие недооценивают возможности AHDL. А зря! — Victor®   (16.08.2001 17:44, пустое)
    • IF THEN и CASE - conditional statements (по определению Альтеры) - компараторы, не имеющие никакого отношения к событийным операторам Verilog, VHDL(-) — vitA   (17.08.2001 10:52, пустое)
    • Ответ: Фигня это — www   (16.08.2001 18:24, 224 байт)