Отправлено yes 20 августа 2001 г. 13:00

какие существуют способы задания временных параметров при синтезе FPGA?

мне известен только такой механизм
задантся идеальный клок (два перепада)
затем на входы модуля задается время "прибытия" синала,
а на выходы задается время к какому сигнал должен установиться
относительно заданного идеального клока

какие-нибудь другие подходы используются?

• Мне кажется, что это один из главных параметров при синтезе. Но вопрос этот очень плохо (IMHO) рассматривается в документации. Кстати, почему клок идеальный? Надо скважность использовать ( например, если разные блоки тактируются по фроту и спаду - это критично) — Victor®   (20.08.2001 14:09, пустое)
  • идеальный - нет задержек, к нему привязываются реальные клоки (с фронтами, срезами и задержками) — yes   (20.08.2001 14:32, пустое)