[an error occurred while processing this directive]
... сначала дождусь перечислимого типа в Verilog-е, а уж потом... (к тому времени возможно все дружно переползём на SystemC)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
zlyh
26 февраля 2004 г. 14:35
В ответ на:
Verilog в ISE 6.1 поддерживает различные generate(+). теперь то уж точно vhdl must di.
отправлено druzhin 26 февраля 2004 г. 13:34
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru