[an error occurred while processing this directive]
Ответ: VHDL и Verilog это как мама и папа: говорят про одно и то же ,но немного по разному.А кто из них лучше?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
ZH
11 марта 2004 г. 10:46
В ответ на:
Verilog лучше.
отправлено druzhin 11 марта 2004 г. 10:36
Составить ответ
|||
Конференция
|||
Архив
Ответы
Когда какой-нибудь один язык уже знаешь, то на нём и работай, набирай опыт. Но если ты ещё только выбираешь, чего начать изучать (verilog or vhdl), тогда verilog.
—
druzhin
(11.03.2004 12:05,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru