[an error occurred while processing this directive]
|
1) Leonardo не хочет мирно сосуществовать с ModelSim'ом. Каждый тянет на себя переменную LM_LICENSE_FILE. Может, есть кряк, который решает проблему?
2) Этот же Leonadro при синтезе Xilinx'овой FPGA игнорирует атрибут LOC (может и другие - не проверял) в исходном VHDL тексте. Другой синтезер (XST) это же описание окучивает корректно. Куда ткнуться?
Если об этом уже говорили - сорри. Поиском не нашел.
E-mail: info@telesys.ru