Отправлено Сидоргек 26 марта 2004 г. 16:35 В ответ на: Как описать на Verilog'е многобитный (w*n) сдвиговый регистр (линию задержки длиной n и шириной w)? отправлено ab 26 марта 2004 г. 16:00

reg [n-1:0] shreg [w-1:0];
integer i;

always @ (posedge clk) begin
for (i = 1; i < n; i = i + 1) begin
shreg[i-1] <= shreg[i];
end
end

• Ответ: Что не так? :-( — ab   (26.03.2004 17:04, 773 байт)
  • Ответ: Всем спасибо, нашёл ошибку!!! — ab   (26.03.2004 17:14, 67 байт)
    • Следующий вопрос: А как вместо регистров подставить модули? — ab   (26.03.2004 17:16, 99 байт)