Отправлено _pavel 27 марта 2004 г. 10:52

Здаровайте...
Тут проблемка одна есть. При попытке программирования Xilinx Spartan xc2s150 при использовании WebPack 6.1 происходит такой глюк: выдается сообщение об ошибке(при маппинге), что вход нужно обязательно посадить на GCLK, при указывании в *.ucf - файле LOC входа = GCLK ошибка не возникает. Не ставить-же все входы на GCLK (да и не влезут, GCLK - мало:)). Чего может быть?

• В логах есть табличка, для какие входные цепи считает тактовыми и для каких он использует глобальные цепи синхронизации, и именно эти сигналы(+) — kas   (27.03.2004 13:38, 130 байт)
  • Не обязательно IBUFG. Можно использовать BUFG. Их 4 штуки и прицепить их можно к любой цепи. — svt   (27.03.2004 15:42, пустое)