Отправлено Maverick 31 марта 2004 г. 19:34 В ответ на: Глюк. ВХДЛ. Модел сим. отправлено zlyh 30 марта 2004 г. 20:29

типа этого:
Din_Forming:process
begin
if Din(0)='U' then Din<=x"0000";end if;
wait until rising_edge(CLK);
Din<=conv_std_logic_vector(conv_integer(Din)+1,16) after 1ns;
end process;
...на ActiveHDL4.2 и без задержки все было ОК, поэтому не уверен, что поможет...

• Пасиб. Помогает (но до ближайшего rising...). Оно и здесь маленьким кусочками работает, а как собрал... — zlyh   (31.03.2004 20:29, пустое)