[an error occurred while processing this directive]
ISE 6.1 SP3. Только что проверил: выход триггера инициализируется в "1". Тест на верилоге внутри (+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
module init_test ( clk, in, out );
input clk, in ;
output reg out ;
initial out = 1 ;
always @(posedge clk) out <= in ;
endmodule
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru