Отправлено Fnutik 19 апреля 2004 г. 14:15

Рассмотрим на примере 5-ти разрядов (это линейная фаза):
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
10101
10110
10111
11000
11001
11010
11011
11100
11101
11110
11111
Специально расписал все, нагляднее. Значит используем только 1/4 синусойды. На LUT подаем только младшие три разряда (в нашем примере; можно заметить они все повторяются через восемь). Старшие два разряда используем для формирования условий.
Первое условие - адрес (если 4-ый разряд равен нулю, то на LUT подаем фазу без инверсии, а если 1 - то инвертируем все адресные разряды). Этим получам формирование восодящей и нисходящей четверть волн.
Второе условие - знак (если 5-ый разряд равен нуля, то уже после LUT'а ничего не меняем; если - 1, то инвертируем все разряды и прибавляем единицу). Что думаете об этом?
Сейчас это дело попробую сваять на VHDL.

• Нормально, для начала. — V61   (19.04.2004 15:21, пустое)
• Всегда так и делают (где-то с 60-х годов прошлого тысячелетия :) — Victor®   (19.04.2004 15:17, пустое)
• вы будете смеяться - но если вы поищете в конференции по имени SM (+) — net   (19.04.2004 14:39, 344 байт)
  • Лучше на фильтре. — V61   (19.04.2004 18:35, 137 байт)
    • не понял вашу формулу- что такое в ней Z ? — net   (19.04.2004 23:30, пустое)
      • Это задержка. — V61   (20.04.2004 11:33, 36 байт)
        • тогда хуже ваш вариант (+) — net   (20.04.2004 13:38, 419 байт)
  • не надо говорить как это делать? — net   (19.04.2004 18:05, пустое)