Отправлено VS 11 сентября 2001 г. 14:55 В ответ на: Странно. А у меня все нормально. А как в других проектах? Попробуй провести ту же операцию на новом элементарном проекте. отправлено Slavko 11 сентября 2001 г. 11:18

Что это за netname между obuf и opad?

Точнее: сделал следующий проект:
library IEEE;
use IEEE.std_logic_1164.all;

entity test1 is port(
inp : in std_logic;
outp : out std_logic);
end test1;

architecture test1_arh of test1 is
begin
outp <= not inp;
end test1_arh;

USF-файл выглядит следующим образом:
INST inp.PAD LOC = P3;
INST outp.PAD LOC = P4;
INST outp.PAD FAST;
INST outp.PAD DRIVE = 24;
Все это компилировалось под Virtex (наверное неважно какой?)
Вот фрагмент отчета(test.mrp):
...........
Section 3 - Design Attributes
-----------------------------
Attribute LOC
"P3" on symbol "inp.PAD"
"P4" for signal(s) outp on symbol "outp.PAD"
..........
Section 10 - IOB Properties
---------------------------
outp (IOB) : SLEW=FAST DRIVE=12

FAST он вроде проглотил, а DRIVE нет. Что я делаю не так?