Отправлено sdv 20 апреля 2004 г. 02:27

Не могу заставить работать сдвиговый регистр SR16CLE из встроенной
библиотеки схемного редактора WebPack 5.2i
Вроде, типовой элемент, а не работает и все.
Вход L, как я понимаю, для параллельной загрузки .
Чем загружается 0-м или 1-й?
СЕ - разрешение клока для сдвига? Чем дожен быть СЕ во время
сдвига? ... загрузки?
Короче, мне нужно загрузить данные с параллельных входов и выдать
их в последовательном виде через 16-й разряд регистра.
Что посоветуете ?

• Фронт клока из 0 в 1 при L=1 - это загрузка. При L=0 CE=1 клоки делают сдвиги. — svt   (20.04.2004 08:50, пустое)
  • Ответ: Спасибо за помощь. Все заработало. — sdv   (21.04.2004 02:33, пустое)
  • Ответ: Спасибо за помощь.Все заработало. — sdv   (21.04.2004 02:30, пустое)
• Изучать VHDL и забыть про схемные редакторы для FPGA — Valeri   (20.04.2004 07:26, 72 байт)