[an error occurred while processing this directive]
Ответ: delay[0]=IN и generate..endgenerate местами поменять - не поможет?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
dm1try
22 апреля 2004 г. 19:48
В ответ на:
Подскажите по VeriLog (+)
отправлено Builder 22 апреля 2004 г. 17:29
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru