Отправлено Builder 23 апреля 2004 г. 10:44 В ответ на: Подскажите по VeriLog (+) отправлено Builder 22 апреля 2004 г. 17:29

Verilog для меня язык новый, раньше всё AHDL, а там generate частенько использовал, думал что здесь по аналогии пройдёт,
Да и не знал что for можно так использовать.
Нашёл книгу по синтезируемым конструкциям Verilog,
надеюсь что больше таких глупых вопросов не будет.
Ещё раз спасибо

• Ответ: Что за книга? Можно ее мне в мыло? Или ссылку? Или она бумажная... Все равно, как называется? — dxp   (24.04.2004 11:16, пустое)