Отправлено Vjacheslav 23 апреля 2004 г. 14:50 В ответ на: Как раз на интерфейс АЦП надо смотреть в первую очередь отправлено Valeri 23 апреля 2004 г. 07:48

стандартно для таких АЦП - на выходе уровень ЭСЛ или Положительный ЭСЛ и сигнал (вых) расщеплен на 2 фазы (данные на 2 шинах через раз).
Естественно ОЗУ, что бы напрямую запихнуть нет и необходимо еще расщеплять сигнал на фазы и конвейеризация ... логика которая ставится на выходе (конвейеризация) 100ELV (пишу по памяти - неохота смотреть, еще ключевое слово PicoGate). Но вообще-то если не имели дело с такими частотами ничего не получится - сжевать такой сигнал ох непростое дело. Говорю не понаслышке, имею с этим дело. И поликор тоже придется использовать и т.д. А уж потом сигнал от многих последовательных измерений совать в .... параллельно или много банков памяти с соответствующей логикой - вот только здесь можно использовать CPLD или FPGA. Да проблемой будет (сразу) сформировать такт для такого АЦП ....