[an error occurred while processing this directive]
А зачем другие (или если другие, то какие позволят)? ISE же поддерживает CPLD (работаю с 95XL на VHDL), но в отличие от FPGA не хочет выдерживать временные ограничения. Хотя и пишет '..Please select "Use Timing Constraints" in the implementation options', но где сия оция для CPLD-го камня находится?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)