[an error occurred while processing this directive]
|
По пункту 1. С чего Вы взяли что я так не делаю? Я так делаю. Так альтера делает (в конце ответа их пример) У меня таких синхронизаторов понасажено внутре R100-XP например 18 штук. И моделирование показало снижение вероятности ошибки в результате метастабильности более чем на 2 порядка!
По пункту 3. Небольшая добавочка. Кроме того, что клоки близкие по частоте друг к другу, они еще близкие по частоте к верхнему пределу схемы в worst case. То есть насадить на более скоростной клок не представляется физически возможным.
P.S.
Посмотрите хотя-бы реализацию самой альтерой мегафункции LPM_FIFO_DC. Они там это вовсю применяют - понасажали dff_pipe длиной по дефолту в 3 (!) триггера на значения счетчиков слов меж сторонами. Вот вырезка из описания параметров из хелпа от квартуса (для особо неверующих).
RDSYNC_DELAYPIPE Integer No
Altera-specific parameter. Specifies the number of register stages that are added internally for synchronization from the write control logic to the read control logic. The default value of 3 provides good insurance against the possibility of internal metastability when rdclock and wrclock are unrelated. This parameter is not available for simulation with other EDA simulators.
E-mail: info@telesys.ru