Отправлено Сидоргек 12 мая 2004 г. 18:29

Есть проект на ~80% 1K50QC208-2. Написано на Верилоге, транслируется SynplifyPro. Работает в железе.

При попытке оттранслировать тот же проект тем же Synplify для 1C6Q240C, трансляция намертво подвисает на этапе маппинга.

Хотя бы примерно, куда посмотреть, что попробовать?

• При моделировании петель с нулевой задержкой нет? вообще ,симуляция нормально проходит? (-) — Alesandro   (12.05.2004 19:13, пустое)
  • Еще раз: Этот проект, будучи оттранслирован под Acex, работает "в железе". — Сидоргек   (13.05.2004 10:06, пустое)
    • Я понял. Я спрашивал про моделирование. ибо если они есть при моделировании, проект может работать в железе. Поскольку там задержки реальные. (-) — Alesandro   (13.05.2004 15:35, пустое)
• Компилируйте последним Квартусом. У симплифая с новыми девайсами всегда проблемы. — cms   (12.05.2004 18:46, пустое)
  • Q4+Sp1, то же самое. Застревает на 41% Analysis & Synthesis. Это у меня что-то так написано. Может, кто-нибудь с таким сталкивался? — Сидоргек   (12.05.2004 18:58, пустое)