Отправлено Администратор 24 мая 2004 г. 14:15 В ответ на: Проект на vhdl/verilog/ gdf ? Неиспользуемые pinout точно все сконфигурированы как неиспользуемые? отправлено гоша 23 мая 2004 г. 10:59

Собирал в графическом редакторе используя готовые корпуса из библиотеки. Но у меня незадействованы входа D0..D3 и выхода Q0..Q3 - просто висят в воздухе. Может быть их как то нужно определить как неиспользуемые? И как это сделать?

• Ответ: — SAZH   (24.05.2004 16:29, 401 байт)
  • Или правой кнопкой мыша на элементе -> edit ports/ parameters.... — гоша   (24.05.2004 17:18, пустое)
    • Ответ: — SAZH   (24.05.2004 17:44, 175 байт)
      • для начала, как раз переведите то, что там написано дословно! после этого выберите к какому потенциалу подключать эти выводы (элементы без всех, обозначенных входов в ма*к*се не появятся) — jack_   (25.05.2004 02:54, пустое)
        • Ответ: С английским у меня напряженка. А теперь и русский перестал понимать. Печально. — SAZH   (25.05.2004 10:19, пустое)