[an error occurred while processing this directive]
|
----------------------------------------------------------------------- LCELLed oscillator
---------------------------------------------------------------------
g1 : for i in 0 to num_of_delays-1 generate
ln : LCELL port map(a_in=>delay_in_sig(i),a_out=>delay_out_sig(i));
delay_in_sig(i+1) <= delay_out_sig(i);
end generate g1;
delay_in_sig(0) <= not delay_out_sig(num_of_delays-1) when ena_sig='1' else '0';
P.S. Работает, в стратиксе -6 частота генерации при 32 LCELLах ~38МГц
P.P.S. В синтезаторе надо отключить оптимизацию по избыточным ячейкам.
E-mail: info@telesys.ru