Отправлено Slavko 27 мая 2004 г. 16:41

В версии 6.1 при временном моделировании на выходе ДЛЛ-ки формировались положительные импульсы со уменьшающимся периодом, пока он не достигнет входного и синфазности. В версии 6.2 этот процес ускорили - синхронизация происходит за 4 положительных импульса различной длительности. Фигня в том, что длительность этого импульса может достигать до 1 или 0.5 нс, что при временном моделировании переводит триггера в неопределенные состояния :-(((
Какие будут мысли или предложения.

• если не изменяет память. Библиотека там кривая. Ее нужно ручками подправить. Или моделировать МоделСим — KA   (27.05.2004 20:20, пустое)
• Не понял, каким образом модель DLL зависит от среды моделирования? — andrew_b   (27.05.2004 17:05, пустое)
  • Так я вот тоже не понял. Устанавливаю версию 6.1 и 6.2 и на обоих запускаю временную симуляцию. Результат разный. Может дело в их unisim-оской библиотеке или чего-то еще... — Slavko   (27.05.2004 18:04, пустое)
    • Кошерная библиотека лежит в $XILINX/vhdl/src/unisims. Все остальное --- от лукавого. — andrew_b   (28.05.2004 08:19, пустое)