Отправлено drevesina 17 июня 2004 г. 19:57 В ответ на: LVPECL в режиме компаратора отправлено sergunaz 17 июня 2004 г. 16:53

Во-первых, если беспокоит большая амплитуда входного сигнала, то ведь делитель из двух резисторов никто не отменял.
Во-вторых, можно подать этот синус на LVDS вход (второй вход - к опоре около середины питания). Чувствительность LVDS входов лучше 100 мВ, а диапазон синфазного напряжения - почти rail-to-rail.
Можешь обьявить вход как SSTL и, сделав резисторным делителем опору, подать ее на REF, а на вход - синус. SSTL входы тоже высокочувствительные.
Можно не заморачиваться, а просто резистором сдвинуть синус к половине питания и подать на LVCMOS вход (через резистор, если синус может вылазить за пределы питания). При таком-то размахе LVCMOS будет отлично переключаться.
Зависит от джиттера, который ты можешь себе позволить.

Понятно, что в зависимости от частоты синуса и скорости нарастания будет дребезг на выходе. Можно:
слепить цифровой фильтр
поставить синфазный выход и сделать триггер Шмитта из еще одного резистора
включить внутренний триггер Шмитта (т.наз. bus hold), если в твоей альтере он есть.

• спасибо, есть из чего выбрать :) — sergunaz   (18.06.2004 13:35, 417 байт)
  • Так если хочешь меньше джиттер, зачем выбирать LVPECL режим? (+) — drevesina   (18.06.2004 21:09, 450 байт)
    • "В даташита специально предупреждают "не делайте этого", наверно, все же можно" - не убиенный русский менталитет, блин! — Andy-P   (21.06.2004 14:01, пустое)