[an error occurred while processing this directive]
А как всё-таки заставить Aldec компилить\симулить смешанные Verilog\VHDL прожекты?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
k_george
18 июня 2004 г. 16:38
Составить ответ
|||
Конференция
|||
Архив
Ответы
А собсвтенно ничего особого для этого и не надо (+)
—
-=Sergei=-
(18.06.2004 17:14, 178 байт)
Нужен хороший кряк....
—
Пятничный хрен
(18.06.2004 17:48,
пустое
)
Это задается во время установки.
—
V61
(18.06.2004 17:03,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru