[an error occurred while processing this directive]
Tsu намного больше, так что проблема наверное все-таки в Th (+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
К тому же, если я перед данными ставлю по одному LCELL, то ошибки исчезают. Сигнал latch и данные выдается внешней микросхемой и в даташите на нее дано Th=5нс. Так что видимо latch запаздывает, но внутри ПЛИС. Но QII с учетом внутренних задержек показывает Th=0,4нс. Может он врет или не понимает, что я инверсным крлоком защелкиваю?
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: — SAZH (18.06.2004 19:11, 204 байт)
- Ответ: — SAZH (18.06.2004 19:25, 164 байт)
- Ответ (+) — Gunner (18.06.2004 19:51, 137 байт)
- Ответ: — SAZH (18.06.2004 23:12, 253 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru