Отправлено Stewart Little 29 июня 2004 г. 20:41 В ответ на: Проблемма с Triscend FastChip. Помогоите PLZ... отправлено SVA 29 июня 2004 г. 13:39

На всякий случай копирую здесь :

Я думаю, что самым правильным способом выйти из ситуации с подвисанием
FastChip при временном анализе будет переделка аппаратной части проекта.
То, что Synplify выдает столько предупреждений, должно насторожить.
Это говорит о том, что проект не оптимален, и как следствие, в нем
присутствуют длинные цепочки макроячеек (так бывает, если например,
пытаться реализовать в последовательностных устройствах логические
функции от большого числа переменных без конвейризации), и их, видимо,
очень много. Поэтому я не удивляюсь, что FastChip'у не хватает ресурсов.

Если у вас в проекте используется много сумматоров, то можно
попробовать использовать трайсендовский библиотечный элемент
сумматора. Его нужно объявить как black box. При этом Synplify не
будет пытаться его синтезировать, а при размещении и разводки вместо
этого черного ящика будет подставлен библиотечный элемент.

Как вариант можно попробовать, не изменяя аппаратную часть проекта,
промоделировать его, например в ModelSim. Для этого нужно
экспортировать проект из FastChop в виде BFM (Bus Functional Model).

Ну и самый простой способ - забить на временной анализ в FastChip, и
действовать по принципу "load and test" - то есть грузить проект в
кристалл, и проверять его в реальном оборудовании. Если что-то при
этом не работает, то вносить изменения в проект, переразводить его, и
снова грузить и тестировать (до тех про, пока не заработает).