[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
и предупреждений небыло.
Но потом выяснилось, что частота слишком большая, а кварцы уже куплены
и установлены. Пришлось ставить делитель.
Я полагаю, что MAX+PLUS каким-то образом видит связь между полученным
после элемента GLOBAL CLOCK-ом и выходом делителя. Отсюда и "Warning:
Found ripple clock". Становится понятно в этом случае и предупреждение
"GLOBAL primitive on node "ХХХХХХ" feeds logic", т.к. это же сигнал
поступает на вход D триггера-делителя. Кстати весь проект на
Verilog-е. Может я чего нетак описал ? Хотя я только что попробовал
в MAX+PLUS-е нарисовать простенькую схемку: вход - делитель на 2 на
D триггере - элемент GLOBAL - вход CLOCK регистра сдвига. Получилось
одно предупреждение - "GLOBAL primitive on node "ХХХХХХ" feeds logic".
E-mail: info@telesys.ru