[an error occurred while processing this directive]
|
составление имен и конструкций на синтез.. От этого как правило и глючит... В вебпкаке не работал , но ментор порой сильно подглючивал от этого..
.
ЗЫ: а ограничения можно и в VHDL- описании задавать - через атрибуты - не априори , что панацея, но попробуйте
E-mail: info@telesys.ru