Отправлено Vadim67 27 июля 2004 г. 09:50 В ответ на: Скорее всего дело не в Xilinx, а в структуре CPLD, которая у всех примерно одинакова. ... отправлено svt 26 июля 2004 г. 18:46

У меня два одинаковых сигнала (WRRAMREAX <= WRRAMREA;) идут каждый на свою ногу. Я сделал вывод - если так делать, то жди глюков. Такая ситуация возникла при настройке платы (изначально так не планировалось и впоследствии не будет). Я один выкинул и WRRAMREA благополучно прикрепился к злополучной ноге 11. Ну и проводульку на плате припаял. Работает как часики. Разобрался, в общем. Всем большое спасибо!!! Если кого-то задел своей категоричностью, извиняйте... Старею...
ЗЫ А вот схематик у WebPACK все равно жуткий... И Альтеру все равно "пощупаю"...

• А схематик лучше всего у Оркада. И ему все равно Xilinx, Altera, VHDL или рассыпуха. — svt   (27.07.2004 15:13, пустое)