[an error occurred while processing this directive]
|
на то и придумали SSTL (Stub Series Terminated Logic ) а также дифференциальные LVDS/RSDS и т.д. Что выходы во всех состояниях имеют импедансу правильную. И учитывается уменьшение напруги, так как вход в этом режиме есть компаратор супер-шустрый. И ничё и никуда не отражается.
ЗЫ
Только вот еще все линии (когда их много и из слоя в слой ходят) сделать правильными :)) засада еще та.
E-mail: info@telesys.ru