|
|
Извиняюсь, что начал новую тему, там так много ответов:)
Я Александр Анатольевич, или просто Саша:) Честно говоря фразу jack_ не понял, объяснили бы, я по вторникам не обидчивый, если что:)
Немного по существу. Не хочется использовать выходы с уровнями отличными от КМОП (имею ввиду LVDS, SSTL-2 и т.д.) поскольку с другой стороны должен стоять преобразователь из LVDS, SSTL-2 в КМОП. Это дополнительные деньги. LVDS мы делали, развязку можно получить 20-25 дБ, на макетке, не особо заботясь о трассировке по питанию, главное 100 Ом выдержать в линии. А с грамотной трассировкой еще децибел на 20. Но усложняется и удорожается конструкция. Это плата, я понимаю, но тем не менее.
Насчет нагрузки выходов ПЛИС. Очень могло быть, но уже проверили, подключал резисторы с разным сопротивлением к одному из выходов и смотрел наводки от его работы на втором. Наводки изменяются по структуре и чуть по амплитуде (раза в полтора, пиковое значение, не больше).
Немного о конструкции, поскольку видел догадки:)
У нас приемник, с цифровым управлением, в управлении планируется использование ПЛИС. Есть переключатель прием-передача, есть усилители в передатчике и приемнике, есть ключ отдельно закрывающий задающий ВЧ генератор, все эти устройства управляются логическими уровнями. Важно обеспечить минимум шумов от управляющих сигналов, например, того же усилителя приемника. Т.е. в момент управления это не важно, но когда усилитель настроен и находится в рабочем состоянии, важно чтобы по его управляющему входу не проходили шумы от управления другими устройствами приемника, ну и внутренние шумы работы ПЛИС.
Загрубление фронтов удлиннение slew rate, улучшает ситуацию, но не значительно. Увеличивается период наводок и уменьшается их амплитуда в 1,5 - 2 раза. Ну уже что-то:)
Теперь о импульсном токе от перезаряда паразитных емкостей. Похоже именно эта и есть проблема. Вопрос в том, где стоят емкости. Внутри корпуса или снаружи платы. Вчера проводили предварительные испытания заключающиеся в том, что к двум разъемам, подключенным к выходам ПЛИС и расположенным с разных её сторон подключили нетворк анализатор и погоняли его на S21 в диапазоне от 50 МГц до 2 ГГц. Получилось, что в диапазоне от примерно 500 МГц до 1 ГГц, коэффициент прохождения составляет порядка 10 дБ. Т.е. развязки между выходами никакой. Сделали тоже самое с платой, на которой не стояла ПЛИС (одна посадка) и получили развязку более 50 дБ.
Сегодня будем повторять и разбираться более подробно. Напишу. Если у кого есть советы, с удовольствием воспользуюсь!
У меня ещё вопрос:) У Этой Актеловской ПЛИС (видимо, как и у любых других) есть несколько входов питания выходных/выходных драйверов Vddp, точнее шесть. Вопрос. Соединяются ли они обычно внутри микросхемы, если нет, то какие группы выходных/выходных драйверов они запитывают, т.е. соотношение: расположение контакта Vddp - расположение запитываемых ей драйверов на кристале. Если кто видел подобную информацию - не обязательно на Актел, подскажите, пожалуйста.
E-mail: 
info@telesys.ru
