[an error occurred while processing this directive]
Хотелось бы узнать есть ли какие нибудь особенности разводки PCI clock на PCI плате.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
d_y
27 августа 2004 г. 13:17
Составить ответ
|||
Конференция
|||
Архив
Ответы
"The trace length for the PCI CLK signal is 2.5+-0.1 inches ... and must be routed to only one load."
—
svt
(27.08.2004 14:30,
пустое
)
Если память не изменяет, то длина clk больше AD на 1".
—
Victor®
(27.08.2004 13:45,
пустое
)
Ответ: От максимального AD, они одинаковой длины все не получатся ?
—
d_y
(27.08.2004 14:30,
пустое
)
Из спецификации...
—
прапор
(27.08.2004 14:37, 140 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru