[an error occurred while processing this directive]
Так если вся схема работает например на положительном перепаде клока, то защелкивайте по отрицательному. Или наоборот :)
(«Телесистемы»: Конференция 'Программируемые логические схемы и их применение')
Отправлено
SM
02 сентября 2004 г. 13:07
В ответ на:
Как реализовать защелкивание данных с задержкой на половину от системного CLK. (+)
отправлено Dmitrich 02 сентября 2004 г. 12:59
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ:
—
Dmitrich
(02.09.2004 14:07, 165 байт)
Э-э. Это не половина называется, а четверть периода клока :))) Тут по-правильному только (+)
—
SM
(02.09.2004 14:16, 102 байт)
Ответ: А внешний сдвиг делать снаружи не хочется тоже.
—
Dmitrich
(02.09.2004 14:38,
пустое
)
Ответ: А вот с PLL туго, нет ее в кристалле, а сделать может и ресурсов не хватить.
—
Dmitrich
(02.09.2004 14:35,
пустое
)
Тогда никак. Чтобы не сопливо. А сопливо (+)
—
SM
(02.09.2004 14:48, 46 байт)
Ответ: А если частоту умножить с помощью XOR и инверторов, то это сильно сопливо ?
—
Dmitrich
(02.09.2004 15:28, 21 байт)
Естественно сопливо, игра на тех-же задержках, зависящих от температуры, VCC и фазы луны :)
—
SM
(02.09.2004 15:31,
пустое
)
Ответ: Понятно, придется переделать алгоритм.
—
Dmitrich
(02.09.2004 15:54,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru