[an error occurred while processing this directive]
|
Будет лучше, если сигналами, которые Вы получаются из деления основного клока не тактировать, а использовать их для clock_enable, а тактировать основным клоком.
Например, можно на счетчике (выходы cnt_out[3..0]) поделить входной такт на 2, 4, 8, 16 и использовать cnt_out[3] как тактирование регистра, а можно на регистр завести тотже глобальный клок, что и на счетчик, а на вход разрешения ENA триггеров регистров подать сигнал
rg_enb = (cnt_out[3] == 7);
Получите тот же результат, но уже синхронный!
Если комбинаторная логика имеет длительность 0 или 1 больше периода основного клока, сигналы с нее, через синхронизирующие триггеры, так же можно использовать как разрешающие для основного клока.
E-mail: info@telesys.ru