[an error occurred while processing this directive]
|
С точки зрения цифровой техники, тут (не вникая в терминологию) ситуация несколько другая. Нам безразлично чем тактировать схему, важно что бы она надежно сработала.
Одна часть схемы - 1 раз за 37 ns (27 МГц), другая - 1 раз за 30 ns (33 МГц). Со второй все понятно - DLL сделает 66 МГц, а затем с них на триггере 33 МГц и здесь фазы не совпадут. Второй синхроимпульс приходит снаружи. Период - 37 ns, длительность '1' ('0') - не меньше 18.5 ns, период внутреннего синхросигнала - 15.2 ns. Минимально возможная предустановка сигнала - 3.3 ns. Если для входного триггера этого времени достаточно - проблем не будет, если недостаточно - возможна метастабильность (если такой термин вообще присущ ЦВТ). Конечно, нужно посмотреть описание применяемого кристалла, но мне кажется, что для выпускаемых ПЛИС этого времени достаточно. Другое дело, что сигнал будет задержан, но в данном случае вопрос так не стоял.
В результате мы получим схему, тактируемую одним синхросигналом, и если временные ограничения выдержаны, она будет гарантировано работать (в пределах ТТХ, естественно). А в многотактных схемах тоже нужны развязочные буферы. Но гарантия их работы - "я думаю", "сто раз проверил", "куча схем так работает", но не более.
E-mail: info@telesys.ru